מאפייני המוצר
| סוּג | לְתַאֵר |
| קטגוריה | מעגל משולב (IC) Embedded - CPLD (התקן לוגי מתכנת מורכב) |
| יַצרָן | AMD Xilinx |
| סִדרָה | XC9500XL |
| חֲבִילָה | מַגָשׁ |
| מצב המוצר | במלאי |
| סוג ניתן לתכנות | ניתן לתכנות בתוך המערכת (מינימום 10,000 מחזורי תכנות/מחיקה) |
| זמן השהיה tpd(1) מקסימום | 10ns |
| מתח אספקה - פנימי | 3V ~ 3.6V |
| מספר אלמנטים/בלוקים לוגיים | 4 |
| מספר תאי מאקרו | 72 |
| מספר שער | 1600 |
| ספירת I/O | 38 |
| טמפרטורת פעולה | 0°C ~ 70°C (TA) |
| סוג התקנה | סוג הרכבה על פני השטח |
| חבילה/מארז | 48-FBGA, CSPBGA |
| אריזת מכשיר הספק | 48-CSBGA (7×7) |
| מספר מוצר בסיסי | XC9572 |
תיעוד ומדיה
| סוג משאב | קישור |
| מפרטים | גיליון נתונים XC9572XL משפחת XC9500XL |
| מידע סביבתי | Xiliinx RoHS3 Cert אישור Xilinx REACH211 |
| מפרטי HTML | משפחת XC9500XL גיליון נתונים XC9572XL |
סיווג סביבה ויצוא
| מאפיינים | לְתַאֵר |
| מצב RoHS | לא תואם RoHS |
| רמת רגישות לחות (MSL) | 3 (168 שעות) |
| מצב REACH | מוצרים שאינם REACH |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
