XC7A50T (מגוון מלא של מכירות נקודתיות)

מאפייני המוצר:

דווח על באג
סיווג סביבה ויצוא:

מאפייני DC
גיליון נתונים של Artix-7 FPGAs:
מאפייני מיתוג DC ו-AC
DS181 (v1.27) 10 בפברואר 2022
מפרט מוצר
טבלה 1: דירוגים מקסימליים מוחלטים (1)
סמל תיאור מינימום יחידות מקסימום
FPGA Logic
VCCINT
מתח אספקה ​​פנימי –0.5 1.1 V
VCCAUX
מתח אספקת עזר –0.5 2.0 V
VCCBRAM
מתח אספקה ​​עבור זיכרונות RAM בלוק –0.5 1.1 V
VCCO
מנהלי המוצא מספקים מתח לבנקי HR I/O –0.5 3.6 V
VREF
מתח ייחוס כניסה –0.5 2.0 V
VIN(2)(3)(4)
מתח כניסה I/O –0.4 VCCO + 0.55 V
מתח קלט קלט/פלט (כאשר VCCO = 3.3V) עבור VREF ותקני I/O דיפרנציאליים
מלבד TMDS_33(5)
–0.4 2.625 וולט
VCCBATT
אספקת גיבוי סוללת זיכרון מפתח –0.5 2.0 וולט
משדר GTP
VMGTAVCC
מתח אספקה ​​אנלוגי למעגלי משדר ומקלט GTP –0.5 1.1 V
VMGTAVTT
מתח אספקה ​​אנלוגי עבור מעגלי סיום משדר ומקלט GTP –0.5 1.32 V
VMGTREFCLK
שעון התייחסות מתח כניסה מוחלט –0.5 1.32 V
טבלה 2: תנאי הפעלה מומלצים(1)(2)
סמל תיאור Min Typ Max Units
FPGA Logic
VCCINT(3)
עבור התקני -3, -2, -2LE (1.0V), -1, -1Q, -1M: מתח אספקה ​​פנימי 0.95 1.00 1.05 V
עבור התקני -1LI (0.95V): מתח אספקה ​​פנימי 0.92 0.95 0.98 V
עבור התקני -2LE (0.9V): מתח אספקה ​​פנימי 0.87 0.90 0.93 V
VCCAUX
מתח אספקת עזר 1.71 1.80 1.89 V
VCCBRAM(3)
עבור התקני -3, -2, -2LE (1.0V), -2LE (0.9V), -1, -1Q, -1M: חסום אספקת RAM
מתח
0.95 1.00 1.05 וולט
עבור התקני -1LI (0.95V): חסימת מתח אספקת RAM 0.92 0.95 0.98 V
VCCO(4)(5)
מתח אספקה ​​לבנקי HR I/O 1.14 – 3.465 V
VIN(6)
מתח כניסה I/O –0.20 – VCCO + 0.20 V
מתח קלט קלט/פלט (כאשר VCCO = 3.3V) עבור VREF ותקני I/O דיפרנציאליים
מלבד TMDS_33(7)
-0.20 - 2.625 וולט
IIN(8)
זרם מקסימלי דרך כל סיכה בבנק מופעל או לא מופעל כאשר
הטיה קדימה של דיודת המהדק.
– – 10 mA
VCCBATT(9)
מתח סוללה 1.0 – 1.89 וולט
משדר GTP
VMGTAVCC(10)
מתח אספקה ​​אנלוגי למעגלי משדר ומקלט GTP 0.97 1.0 1.03 V
VMGTAVTT(10)
מתח אספקה ​​אנלוגי עבור מעגלי סיום משדר ומקלט GTP 1.17 1.2 1.23 V