מאפייני המוצר:
סוּג | לְתַאֵר |
קטגוריה | מעגל משולב (IC) מוטבע FPGA (מערך שערים לתכנות שדה) |
יַצרָן | AMD Xilinx |
סִדרָה | רכב, AEC-Q100, Spartan®-6 LX XA |
חֲבִילָה | מַגָשׁ |
מצב המוצר | במבצע |
מספר LAB/CLB | 1879 |
מספר אלמנטים/תאים לוגיים | 24051 |
סך הכל סיביות RAM | 958464 |
מספר קלט/פלט | 226 |
ספק מתח | 1.14V ~ 1.26V |
סוג התקנה | סוג הרכבה על פני השטח |
טמפרטורת עבודה | -40°C ~ 125°C(TJ) |
חבילה/דיור | 324-LFBGA, CSPBGA |
חבילת מכשירי ספק | 324-CSPBGA(15x15) |
מספר מוצר בסיסי | XA6SLX25 |
תיאור כללי:
משפחת ה-FPGA של Xilinx Automotive (XA) Spartan®-6 מספקת יכולות אינטגרציה מובילות של מערכות עם העלות הכוללת הנמוכה ביותר עבור יישומי רכב בנפח גדול.המשפחה בת עשרה חברים מספקת צפיפות מורחבת הנעה בין 3,840 ל-101,261 תאים לוגיים וקישוריות מהירה ומקיפה יותר.בנויה על טכנולוגיית תהליך נחושת בוגרת של 45 ננומטר בהספק נמוך המספקת את האיזון האופטימלי בין עלות, כוח וביצועים, משפחת XA Spartan-6 מציעה טבלת חיפוש חדשה, יעילה יותר, בעלת 6 כניסות כפולות (LUT). ) לוגיקה ומבחר עשיר של בלוקים מובנים ברמת המערכת.אלה כוללים זיכרון RAM של בלוק של 18 Kb (2 x 9 Kb), פרוסות DSP48A1 מהדור השני, בקרי זיכרון SDRAM, בלוקים משופרים לניהול שעון במצב מעורב, טכנולוגיית SelectIO™, בלוקי מקלט משדר טוריים במהירות גבוהה, בלוקים תואמים ל-PCI Express® , מצבי ניהול צריכת חשמל מתקדמים ברמת המערכת, אפשרויות תצורה לזיהוי אוטומטי ואבטחת IP משופרת עם הגנת AES ו-DNA של התקן.תכונות אלו מספקות חלופה ניתנת לתכנות בעלות נמוכה למוצרי ASIC מותאמים אישית עם קלות שימוש חסרת תקדים.XA Spartan-6 FPGAs מציעים את הפתרון הטוב ביותר עבור עיצובי לוגיקה גמישים וניתנים להרחבה בנפח גבוה, עיצובי עיבוד DSP מקבילים ברוחב פס גבוה, ויישומים רגישים לעלות שבהם נדרשים תקני ממשק מרובים.XA Spartan-6 FPGAs הם בסיס הסיליקון הניתן לתכנות עבור פלטפורמות עיצוב ממוקדות המספקות רכיבי תוכנה וחומרה משולבים המאפשרים למעצבים להתמקד בחדשנות ברגע שמחזור הפיתוח שלהם מתחיל.תקציר של תכונות XA Spartan-6 FPGA • משפחת XA Spartan-6: • XA Spartan-6 LX FPGA: אופטימלי לוגיקה • XA Spartan-6 LXT FPGA: קישוריות טורית במהירות גבוהה • טמפרטורות רכב: • I-Grade: Tj = – 40°C עד +100°C • Q-Grade: Tj = –40°C עד +125°C • תקני רכב: • Xilinx תואם ISO-TS16949 • הסמכה AEC-Q100 • תיעוד תהליך אישור חלקי ייצור (PPAP) • ההסמכה מעבר ל-AEC-Q100 זמינה לפי בקשה • עוצב עבור עלות נמוכה • מספר בלוקים משולבים יעילים • מבחר אופטימלי של תקני קלט/פלט • רפידות מדורגות • אריזות פלסטיק בעלות נפח גבוה • הספק סטטי ודינאמי נמוך • אופטימיזציה לתהליך של 45 ננומטר עבור עלות והספק נמוך • מצב השבתה למצב השבתה לאפס הספק • מצב השהייה שומר על מצב ותצורה עם השכמה מרובה פינים, שיפור בקרה • מתח ליבה 1.2V ביצועים גבוהים (LX ו-LXT FPGAs, דרגות מהירות -2 ו-3) • ריבוי מתחים, מולטי סטנדרטיים ממשקי SelectIO בנקים • עד 1,080 Mb/s קצב העברת נתונים לכלקלט/פלט דיפרנציאלי • כונן פלט לבחירה, עד 24 mA לכל פין • תקנים ופרוטוקולים של 3.3V עד 1.2VI/O • ממשקי זיכרון HSTL ו-SSTL בעלות נמוכה • תאימות להחלפה חמה • קצבי קלט/פלט מתכווננים לשיפור שלמות האות • מקלטי משדר GTP טוריים במהירות גבוהה ב-LXT FPGAs • עד 3.2 Gb/s • ממשקים מהירים הכוללים: ATA טורי ו-PCI Express • פרוסות DSP48A1 יעילות • אריתמטיות ועיבוד אותות עם ביצועים גבוהים • מכפיל מהיר של 18 x 18 ו-48 מצבר סיביות • יכולת צנרת ומדורגת • מוסיף מראש לסיוע ביישומי סינון • בלוקים משולבים של בקר זיכרון • תמיכה ב-DDR, DDR2, DDR3 ו-LPDDR • קצבי נתונים של עד 800 Mb/s • מבנה אפיק מרובה יציאות עם FIFO עצמאי ל צמצום בעיות תזמון עיצוב • משאבים לוגיים רבים עם קיבולת לוגית מוגברת • אופציונלי אוגר משמרות או תמיכה בזיכרון RAM מבוזר • LUTs יעילים עם 6 כניסות משפרים את הביצועים וממזערים את הספק • LUT עם כפכפים כפולים עבור יישומים ממוקדי צינור • חסימת RAM wעם מגוון רחב של גרעיניות • זיכרון RAM בלוק מהיר עם הפעלת כתיבה בתים • בלוקים של 18 Kb שניתן לתכנת כשני זיכרון RAM עצמאיים של 9 Kb בלוק • אריח ניהול שעון (CMT) לביצועים משופרים • רעש נמוך, שעון גמיש • מנהלי שעון דיגיטליים (DCMs) מבטלים את הטיית השעון ועיוות מחזור העבודה • לולאות נעולות שלב (PLLs) עבור שעון ריצוד נמוך • סינתזת תדרים עם הכפל, חלוקה והסטת פאזה בו-זמנית • שש עשרה רשתות שעון גלובליות עם הטיה נמוכה • תצורה פשוטה, תומכת ב-low- תקני עלות • תצורת זיהוי אוטומטי של 2 פינים • תמיכה רחבה ב-SPI של צד שלישי (עד x4) ו- NOR flash • תמיכה ב-MultiBoot לשדרוג מרחוק עם זרמי סיביות מרובים, באמצעות הגנת כלב שמירה • אבטחה משופרת להגנה על עיצוב • מזהה DNA ייחודי של התקן עבור אימות עיצוב • הצפנת זרם סיביות AES בהתקני XA6SLX75, XA6SLX75T ו-XA6SLX100 • בלוק נקודת קצה משולב עבור עיצובי PCI Express (LXT) • טכנולוגיית PCI® בעלות נמוכהpport תואם למפרט 33 מגה-הרץ, 32 ו-64 סיביות.• עיבוד מוטבע מהיר יותר עם מעבד רך של MicroBlaze™ 32 סיביות משופר בעלות נמוכה • עיצובי IP והתייחסות מובילים בתעשייה • מערכת אקולוגית חזקה של צד שלישי ספציפי לרכב עם IP, לוחות פיתוח ושירותי עיצוב